PREVIEW
Adder (4-bit)

Adder (4-bit)

Arithmetic signal_cellular_alt_2_bar Intermediate schedule 22 min

Sumador de 4 bits

Descripcion general

  • Proposito: El sumador de 4 bits es un circuito digital que realiza la suma binaria de dos numeros de 4 bits. Acepta dos entradas de 4 bits (A y B), junto con un bit opcional de acarreo de entrada (Cin), y produce una salida de suma de 4 bits (S) y un bit de acarreo de salida (Cout).
  • Simbolo: El sumador de 4 bits se representa como un bloque rectangular con entradas para los dos operandos de 4 bits (A[3:0] y B[3:0]) y acarreo de entrada (Cin) en el lado izquierdo, y salidas para la suma de 4 bits (S[3:0]) y acarreo de salida (Cout) en el lado derecho.
  • Rol en DigiSim.io: Sirve como bloque de construccion fundamental en unidades aritmético-logicas (ALUs), formando la base para implementar diversas operaciones aritmeticas en sistemas digitales incluyendo procesadores, calculadoras y unidades de control.

adder component

Descripcion funcional

Comportamiento logico

El sumador de 4 bits realiza la suma binaria segun la ecuacion: A + B + Cin = (Cout, S). Cada posicion de bit suma los bits correspondientes de A y B junto con el acarreo de la posicion anterior.

Tabla de verdad (Entradas de ejemplo - Debido al gran numero de combinaciones):

A[3:0] B[3:0] Cin S[3:0] Cout Nota
0000 (0) 0000 (0) 0 0000 (0) 0 Suma de ceros
0001 (1) 0001 (1) 0 0010 (2) 0 Suma simple
1111 (15) 0001 (1) 0 0000 (0) 1 Desbordamiento a 16
1010 (10) 0101 (5) 0 1111 (15) 0 Suma dentro del rango
1111 (15) 1111 (15) 0 1110 (14) 1 Maximo + maximo

Entradas y salidas

  • Entradas:

    • A[3:0]: Primer operando de 4 bits.
    • B[3:0]: Segundo operando de 4 bits.
    • Cin: Entrada de acarreo de 1 bit para cascada con otros sumadores o para incremento.

  • Salidas:

    • S[3:0]: Resultado de la suma de 4 bits.
    • Cout: Salida de acarreo de 1 bit que indica desbordamiento mas alla de 4 bits.

Parametros configurables

  • Retardo de propagacion: El tiempo que tardan las salidas en cambiar despues de cambios en la entrada, configurable en los ajustes de simulacion de DigiSim.io.
  • Metodo de implementacion: Algunas versiones pueden permitir seleccion entre diferentes implementaciones internas (acarreo en cadena, acarreo anticipado, etc.) que afectan la velocidad y el uso de recursos.

Representacion visual en DigiSim.io

El sumador de 4 bits se muestra como un bloque rectangular con entradas claramente etiquetadas en el lado izquierdo (A[3:0], B[3:0], Cin) y salidas en el lado derecho (S[3:0], Cout). Cuando se conecta en un circuito, el componente indica visualmente los valores actuales en sus entradas y salidas mediante la codificacion de color de los cables, permitiendo a los usuarios rastrear el flujo de datos binarios a traves del sistema.

Valor educativo

Conceptos clave

  • Suma binaria: Demuestra como las computadoras realizan la suma de numeros binarios.
  • Propagacion de acarreo: Ilustra como los acarreos fluyen de los bits menos significativos a los mas significativos.
  • Aritmetica digital: Muestra el bloque de construccion fundamental para las operaciones aritmeticas de computadoras.
  • Deteccion de desbordamiento: Introduce el concepto de detectar cuando un resultado excede el ancho de bits disponible.
  • Diseno modular: Ejemplifica como operaciones complejas pueden construirse a partir de componentes mas simples.

Objetivos de aprendizaje

  • Comprender la suma binaria y como se implementa en circuitos digitales.
  • Aprender como la propagacion de acarreo afecta el rendimiento de los sumadores digitales.
  • Reconocer diferentes implementaciones de sumadores y sus compromisos.
  • Aplicar sumadores de 4 bits en el diseno de circuitos aritmeticos y procesadores simples.
  • Comprender como se detecta y maneja el desbordamiento en aritmetica de ancho fijo.

Ejemplos de uso/Escenarios

  • Unidades aritmético-logicas (ALUs): Componente central para operaciones aritmeticas de CPU y calculos de direcciones.
  • Contadores binarios: Creacion de contadores sincronos con secuencias de conteo especificas.
  • Procesamiento digital de senales: Calculos de valores de muestras y operaciones de amplitud de senal.
  • Generacion de direcciones de memoria: Calculo de desplazamientos y direcciones en sistemas de memoria.
  • Circuitos computacionales a pequena escala: Bloque de construccion para implementar calculadoras y procesadores pequenos.
  • Contador de programa: Incremento del contador de programa en un diseno simple de CPU.

Notas tecnicas

  • El sumador de 4 bits puede implementarse usando varias arquitecturas que equilibran velocidad y complejidad:
    • Sumador de acarreo en cadena: Implementacion mas simple pero con retardo lineal con el ancho de bits.
    • Sumador de acarreo anticipado: Operacion mas rapida con retardo logaritmico pero circuiteria mas compleja.
    • Sumador de acarreo seleccionado: Buen compromiso entre velocidad y recursos.
  • Para aritmetica con signo, el acarreo de salida no indica correctamente el desbordamiento; en cambio, el desbordamiento ocurre cuando el signo del resultado difiere inesperadamente de los operandos.
  • Multiples sumadores de 4 bits pueden conectarse en cascada para realizar sumas de datos mas anchos (8 bits, 16 bits, etc.) conectando el acarreo de salida de un sumador al acarreo de entrada del siguiente.
  • En DigiSim.io, el retardo de propagacion del sumador simula el comportamiento del mundo real, con el retardo en el peor caso ocurriendo cuando un acarreo debe propagarse del bit menos significativo al mas significativo.

Caracteristicas

  • Ancho de bits:
    • Operacion de 4 bits (puede extenderse para operaciones mas anchas)
  • Retardo de propagacion:
    • Acarreo en cadena: Retardo O(n) donde n es el numero de bits
    • Aproximadamente 4 veces el retardo de un solo sumador completo
  • Rango de numeros:
    • Puede sumar valores de 0 a 15 (sin acarreo de entrada)
    • Con acarreo de entrada, puede manejar valores hasta 16
  • Rango de salida:
    • Las salidas de suma representan valores de 0 a 15
    • La salida de acarreo indica cuando el resultado excede 15
  • Consumo de energia:
    • Moderado, depende de la tecnologia de implementacion
    • Proporcional a la actividad de conmutacion durante la suma
  • Complejidad del circuito:
    • Media (requiere 4 sumadores completos)
    • Cada sumador completo requiere 2 medios sumadores y una compuerta OR
  • Velocidad:
    • Limitada por la propagacion de acarreo
    • El acarreo debe propagarse a traves de todas las etapas en el peor caso
  • Costo de hardware:
    • Aproximadamente 4 veces el costo de un solo sumador completo
    • Tipicamente alrededor de 20-28 compuertas logicas en total

Metodos de implementacion

  1. Sumador de acarreo en cadena
    • La implementacion mas simple usando cuatro sumadores completos en cascada
    • El acarreo se propaga del bit menos significativo al mas significativo
graph LR
    A0[A0] --> FA0[Full Adder 0]
    B0[B0] --> FA0
    CIN[Carry In] --> FA0
    FA0 -->|S0| S0[Sum 0]
    FA0 -->|C0| FA1[Full Adder 1]
    
    A1[A1] --> FA1
    B1[B1] --> FA1
    FA1 -->|S1| S1[Sum 1]
    FA1 -->|C1| FA2[Full Adder 2]
    
    A2[A2] --> FA2
    B2[B2] --> FA2
    FA2 -->|S2| S2[Sum 2]
    FA2 -->|C2| FA3[Full Adder 3]
    
    A3[A3] --> FA3
    B3[B3] --> FA3
    FA3 -->|S3| S3[Sum 3]
    FA3 -->|COUT| COUT[Carry Out]

Operacion: El acarreo se propaga secuencialmente a traves de cada etapa, de LSB a MSB.

  1. Implementacion de acarreo anticipado

    • Implementacion mas rapida que calcula los acarreos en paralelo
    • Usa senales de generacion (G) y propagacion (P) para predecir los acarreos
    • Reduce el retardo en el peor caso de O(n) a O(log n)

  2. Circuitos integrados

    • Disponible en familias logicas de la serie 74xx (p. ej., 74LS283)
    • Chips de sumador de 4 bits dedicados con estructura interna optimizada

  3. Implementacion en FPGA/ASIC

    • Implementaciones personalizadas usando lenguajes de descripcion de hardware
    • Pueden optimizarse para compromisos especificos de rendimiento/area

Aplicaciones

  1. Unidades aritmético-logicas (ALUs)

    • Componente central para realizar operaciones aritmeticas
    • Usado junto con otros circuitos para resta, comparacion, etc.

  2. Diseno de microprocesadores

    • Parte fundamental de las unidades aritmeticas de CPU
    • Usado en calculo de direcciones y manipulacion de datos

  3. Procesamiento digital de senales

    • Suma de amplitudes de senal y mezcla
    • Calculos de coeficientes de filtros

  4. Contadores digitales

    • Usado para incrementar valores de contadores
    • Generacion de direcciones en sistemas de memoria

  5. Calculadoras binarias

    • Operaciones basicas de suma
    • Base para calculos mas complejos

  6. Circuitos de correccion de errores

    • Calculo de checksums
    • Implementaciones de CRC (Verificacion de Redundancia Ciclica)

  7. Sistemas de control digital

    • Procesamiento de entradas de sensores y calculo de salidas de control
    • Implementaciones de controladores PID

Limitaciones

  1. Limitacion de velocidad en implementacion de acarreo en cadena

    • Los acarreos deben propagarse secuencialmente a traves de cada posicion de bit
    • El retardo en el peor caso es proporcional al numero de bits

  2. Deteccion de desbordamiento

    • La implementacion estandar no detecta condiciones de desbordamiento
    • Se necesita logica adicional para detectar cuando el resultado esta fuera de rango

  3. Ancho de bits limitado

    • Restringido a operandos de 4 bits
    • Se necesitan multiples unidades para operaciones mas anchas

  4. Sin capacidad de resta

    • Realiza solo suma
    • Requiere logica adicional para resta (p. ej., complemento a dos)

  5. Consumo de energia

    • Multiples transiciones durante la propagacion de acarreo
    • Puede ser una preocupacion en aplicaciones alimentadas por bateria

Detalle de implementacion del circuito

Implementacion de sumador completo

Cada uno de los cuatro sumadores completos en un sumador de acarreo en cadena de 4 bits calcula:

Si = Ai ⊕ Bi ⊕ Ci
Ci+1 = (Ai · Bi) + (Ai · Ci) + (Bi · Ci)

Donde:

  • Si es el bit de suma
  • Ci es el acarreo de entrada
  • Ci+1 es el acarreo de salida

Implementacion de acarreo anticipado

El sumador de acarreo anticipado usa:

Generate: Gi = Ai · Bi
Propagate: Pi = Ai ⊕ Bi

C1 = G0 + (P0 · CIN)
C2 = G1 + (P1 · G0) + (P1 · P0 · CIN)
C3 = G2 + (P2 · G1) + (P2 · P1 · G0) + (P2 · P1 · P0 · CIN)
COUT = G3 + (P3 · G2) + (P3 · P2 · G1) + (P3 · P2 · P1 · G0) + (P3 · P2 · P1 · P0 · CIN)

Si = Pi ⊕ Ci

Componentes relacionados

  • Medio sumador: Bloque de construccion basico para suma de un solo bit sin acarreo de entrada
  • Sumador completo: Componente fundamental para suma de un solo bit con acarreo de entrada
  • Sumador de 8 bits: Version extendida del sumador de 4 bits para operandos mas anchos
  • Restador: Circuito que realiza resta binaria, a menudo implementado usando sumadores
  • ALU: Circuito integral que incorpora sumadores junto con otras funciones aritmeticas y logicas
  • Sumador BCD: Sumador especial para numeros decimales (BCD)
  • Generador de acarreo anticipado: Acelera la suma calculando los acarreos en paralelo
  • Sumador-restador: Circuito combinado que puede realizar tanto suma como resta

school Ruta de Aprendizaje

arrow_back Requisitos Previos

Full Adder icon Full Adder

arrow_forward Siguientes Pasos

Adder (8-bit) icon Adder (8-bit) ALU (4-bit) icon ALU (4-bit)

help_outline Preguntas Frecuentes

¿Cómo funciona un sumador de 4 bits?

Cuatro sumadores completos se encadenan, cada uno sumando los bits correspondientes de dos números de 4 bits más el acarreo de la posición de bit anterior.

¿Qué es el retardo de propagación de acarreo?

En sumadores de acarreo en cascada, cada etapa debe esperar al acarreo anterior. Para n bits, el retardo en el peor caso es n × (retardo de un sumador completo).

play_arrow Ejecutar Circuito en Vivo

Ver Otros Componentes

Half Adder
Half Adder Arithmetic
Full Adder
Full Adder Arithmetic
Adder (8-bit)
Adder (8-bit) Arithmetic
Input Switch
Input Switch Input/Output
Clock
Clock Input/Output
Constant
Constant Input/Output
list Todos los Componentes