SR锁存器
概述
- 用途：SR锁存器（置位-复位锁存器）是一种基本的存储电路，用于存储单个位的信息。它有两个控制状态的输入：置位 (S) 存储 1，复位 (R) 存储 0，即使输入信号移除后存储值也会保持。
- 符号：SR锁存器以矩形方块表示，具有 S 和 R 输入，以及互补的 Q 和 Q̅ 输出。
- DigiSim.io 角色：作为数字电路中最基本的存储元件，演示基于反馈的存储基本概念，并构成更复杂时序组件的基础。
功能描述
逻辑行为
SR锁存器根据 S 和 R 输入改变状态，当两个输入都不活动时保持其状态。
真值表：
| Set (S) | Reset (R) | Q (next) | 操作 |
|---|---|---|---|
| 0 | 0 | Q (prev) | 保持状态 |
| 0 | 1 | 0 | 复位 |
| 1 | 0 | 1 | 置位 |
| 1 | 1 | ? | 无效/竞争 |
注："prev"表示先前状态，"?"表示应避免的无效或不确定状态
输入和输出
输入：
- S（置位）：1 位输入，激活时将锁存器输出 Q 置为 1。
- R（复位）：1 位输入，激活时将锁存器输出 Q 复位为 0。
输出：
- Q：1 位输出，表示存储的值。
- Q̅：1 位互补输出，表示存储值的反。
可配置参数
- 有效电平：输入是高电平有效（NOR 实现）还是低电平有效（NAND 实现）。
- 传播延迟：输入变化后输出改变所需的时间。
DigiSim.io 中的视觉表示
SR锁存器显示为一个矩形方块，左侧标有输入（S 和 R），右侧有输出（Q 和 Q̅）。连接到电路中时，组件通过输出上显示的值和连接线上的颜色变化直观地指示其当前状态。对置位和复位输入的响应立即可见，演示了这一基本存储元件的异步行为。
教育价值
核心概念
- 双稳态存储：演示数字电路如何利用反馈保持状态。
- 异步操作：说明在没有时钟控制的情况下，响应输入立即发生的状态变化。
- 交叉耦合逻辑：展示两个门通过反馈环路连接如何创建存储。
- 无效状态：介绍数字设计中禁止输入组合的概念。
- 电路反馈：演示输出如何作为输入反馈以创建稳定状态。
学习目标
- 理解利用反馈进行数字存储的基本概念。
- 学习置位和复位输入如何控制锁存器的状态。
- 认识避免无效输入组合的重要性。
- 将SR锁存器应用于设计基本存储电路和异步控制器。
- 理解更复杂的存储元件如何建立在SR锁存器概念之上。
使用场景
- 开关消抖：清理机械开关的噪声信号。
- 报警系统：创建需要显式复位的锁存报警。
- 基本存储单元：存储单个位的信息。
- 异步状态机：构建响应事件而非时钟的控制器。
- 仲裁电路：解决竞争信号之间的争用。
- 电平到脉冲转换：检测数字信号中的边沿。
技术说明
- SR锁存器有一个基本限制：当 S 和 R 同时为活动状态时，结果状态是不确定的（无效状态），在设计中应避免。
- 存在两种常见实现：基于 NOR 的（高电平有效输入）和基于 NAND 的（低电平有效输入）。
- 与时钟触发器不同，SR锁存器立即响应输入变化，使其适用于异步设计但在同步系统中可能出现问题。
- 当两个输入在不确定状态后都恢复为非活动状态时，最终状态是不可预测的，取决于微小的时序差异和电路的物理特性。
- 在 DigiSim.io 中，SR锁存器提供了对状态存储概念的优秀介绍，这是所有数字时序电路的基础。
特性
- 存储特性：
- 当两个输入都为 0 时保留最后的有效状态
- 提供基本的双稳态操作
- 传播延迟：
- 置位到 Q 的延迟：典型 5-15ns（取决于技术）
- 复位到 Q 的延迟：典型 5-15ns（取决于技术）
- 功耗：
- 静态：低（主要是漏电流）
- 动态：状态变化期间中等
- 扇出：
- 通常 10-50 个门（取决于技术）
- 电路复杂度：
- 低（仅需要 2 个 NOR 或 2 个 NAND 门）
- 速度：
- 由于异步操作，比时钟触发器更快
- 噪声容限：
- 中等（取决于门技术）
- 无效状态：
- S=1、R=1 的情况应避免（产生不确定输出）
实现方法
- 使用 NOR 门（基本SR锁存器）
graph LR
S[S Input] --> NOR1[NOR Gate 1]
R[R Input] --> NOR2[NOR Gate 2]
NOR1 --> Q[Q Output]
NOR2 --> QB[Q̅ Output]
Q --> NOR2
QB --> NOR1
操作：交叉耦合的 NOR 门创建反馈环路以实现双稳态操作。
- 使用 NAND 门（低电平有效SR锁存器）
graph LR
S[S̅ Input] --> NAND1[NAND Gate 1]
R[R̅ Input] --> NAND2[NAND Gate 2]
NAND1 --> Q[Q Output]
NAND2 --> QB[Q̅ Output]
Q --> NAND2
QB --> NAND1
操作：使用 NAND 门和交叉耦合反馈的低电平有效实现。
晶体管级实现
- CMOS：使用互补 MOSFET
- TTL：使用双极结型晶体管
- 可针对功耗、速度或面积进行优化
集成电路
- 在 74xx 系列逻辑家族中可用
- 通常是更大存储器或时序逻辑芯片的一部分
应用
存储元件
- 数字电路中的基本存储单元
- 更复杂存储结构的基础
脉冲消除
- 消除机械开关和按钮的抖动
- 消除数字输入中的噪声尖峰
仲裁电路
- 解决多个信号之间的争用
- 先到先服务的决策
异步时序电路
- 没有全局时钟的状态机
- 事件驱动的逻辑控制器
电平到脉冲转换
- 将电平变化转换为脉冲
- 数字系统中的边沿检测
报警和状态指示
- 需要手动复位的锁存报警
- 保持状态的状态指示器
局限性
竞争条件
- S=1、R=1 的输入组合导致不确定状态
- 当两个输入同时恢复为 0 时，最终状态不可预测
无时钟控制
- 输入变化时立即发生改变
- 难以与其他系统组件同步
亚稳态问题
- 当输入变化过于接近时可能进入不稳定状态
- 可能振荡或稳定到不正确的状态
输入时序约束
- 最小脉冲宽度要求
- 脉冲过窄时可能丢失
功能有限
- 仅有基本存储能力
- 无边沿触发功能
- 无使能控制
电路实现细节
NOR 门SR锁存器
在此实现中，锁存器使用两个交叉耦合的 NOR 门提供反馈：
Q = !(R + Q̅)
Q̅ = !(S + Q)
当 S=1 且 R=0 时，Q 变为 1。当 S=0 且 R=1 时，Q 变为 0。当 S 和 R 都为 0 时，锁存器由于反馈环路而保持先前状态。
NAND 门SR锁存器
在 NAND 实现中，输入为低电平有效，即当 S 为 0 时锁存器置位，当 R 为 0 时复位：
Q = !(!S · Q̅)
Q̅ = !(!R · Q)
相关组件
- 门控SR锁存器：添加使能输入以控制锁存器何时可以改变状态
- D 锁存器：SR锁存器的改进，防止无效状态
- JK 触发器：具有翻转功能的更高级存储元件
- D 触发器：用于同步系统的边沿触发版 D 锁存器
- T 触发器：在时钟边沿改变状态的翻转触发器
- 寄存器：多个触发器排列以存储多位值
- SRAM 单元：基于锁存原理的更复杂存储单元
