XNOR 게이트

개요

목적: XNOR (배타적 NOR) 게이트는 입력에 대해 논리적 동치 연산을 수행합니다. 모든 입력이 동일한 값(모두 HIGH 또는 모두 LOW)일 때 출력이 HIGH (논리 '1')입니다.
기호: XNOR 게이트는 XOR 게이트와 유사한 기호에 출력에 추가로 작은 원(버블)이 있어 반전을 나타냅니다.
DigiSim.io 역할: 디지털 시스템에서 비교기, 패리티 검사 회로 및 동치 검출을 위한 기본 컴포넌트 역할을 합니다.

xnor gate component

기능 설명

논리 동작

XNOR 게이트는 논리적 동치를 구현하며, 모든 입력이 동일한 상태일 때 HIGH 출력을 생성합니다. 2입력 XNOR 게이트의 경우 두 입력이 같을 때(모두 HIGH 또는 모두 LOW) 출력이 HIGH입니다.

진리표 (2입력 XNOR 게이트):

Input A	Input B	Output Y
0	0	1
0	1	0
1	0	0
1	1	1

부울 표현식: Y = A ⊙ B (Y는 A XNOR B)

입력 및 출력

입력: XNOR 게이트는 2개의 입력(A, B)을 가집니다.
출력: XNOR 연산 결과를 나타내는 단일 1비트 출력입니다.

DigiSim.io에서의 시각적 표현

XNOR 게이트는 왼쪽에 입력 핀, 오른쪽에 출력 핀이 표시됩니다. 기호에는 입력 측 이중 곡선(XOR 게이트와 같이)과 반전을 나타내는 출력의 작은 원(버블)이 포함됩니다. 회로에 연결되면 컴포넌트는 연결 와이어의 색상 변화를 통해 핀의 논리 상태를 시각적으로 나타냅니다.

교육적 가치

핵심 개념

논리적 동치: 이진 값 간의 동등 비교 개념을 보여줍니다.
조합 논리: 게이트의 출력이 현재 입력 값에 의해서만 결정되는 방법을 보여줍니다.
보수 연산: XOR과 XNOR이 보수 함수로서의 관계를 설명합니다.
짝수 패리티: 디지털 시스템에서 짝수 패리티 검사의 개념을 소개합니다.

학습 목표

논리적 동치 연산과 진리표 표현을 이해합니다.
XNOR 게이트를 사용하여 신호가 동일한지 감지하는 방법을 배웁니다.
XNOR 게이트와 다른 논리 게이트(NOT, AND, OR, XOR) 간의 관계를 인식합니다.
비교기 및 패리티 생성기와 같은 실용적 회로에 XNOR 게이트를 적용합니다.

사용 예시/시나리오

비트 비교기: 두 비트 또는 비트 패턴이 동일한지 감지합니다.
짝수 패리티 생성/검사: 오류 검출을 위한 짝수 패리티 비트를 생성하거나 검증합니다.
위상 비교: 두 신호가 동위상이거나 동일한 상태인지 감지합니다.
동등 테스트: 여러 신호를 비교하여 모두 동일한 값을 가지는지 확인합니다.

기술 참고사항

입력 중 하나라도 하이 임피던스(high-Z) 상태이거나 정의되지 않은 경우 XNOR 게이트의 출력은 하이 임피던스(high-Z)를 나타냅니다.
다입력 XNOR 게이트의 경우 짝수 개(0 포함)의 입력이 HIGH일 때 출력이 HIGH이므로 짝수 패리티 검출에 유용합니다.
DigiSim.io에서는 기본 논리 게이트이지만, XNOR 게이트는 물리적 회로에서 AND, OR, NOT 게이트의 조합을 사용하거나 XOR 게이트의 출력을 반전시켜 구현됩니다.

특성

부울 표현식: Y = A ⊙ B (또는 A XNOR B)
대수적 표현: Y = A·B + Ā·B̄
전파 지연: 일반적으로 8-17ns (기술에 따라 다름)
소비 전력: 낮음~중간
팬아웃: 일반적으로 10-50개 게이트 (기술에 따라 다름)
노이즈 마진: 중간
논리 레벨: TTL/CMOS 호환

XNOR 게이트 유형

2입력 XNOR
- 표준 구성
- 동등 비교에 사용
다입력 XNOR
- 3개 이상의 입력
- 짝수 패리티 감지에 사용
- 짝수 개의 입력이 1일 때 출력이 1
게이트 XNOR
- 추가 활성화/제어 입력이 있음
- 제어된 연산에 사용
오픈 컬렉터/오픈 드레인 XNOR
- 와이어드 AND 기능을 위한 특수 출력 구성
- 버스 지향 시스템에 사용

응용

동등 비교기
- 이진수의 비트 단위 비교
- 매치 감지 회로
짝수 패리티 생성/검사
- 데이터 전송에서의 오류 검출
- 메모리 시스템 오류 검사
위상 비교
- 디지털 위상 검출기
- 클록 동기화 회로
산술 연산
- 1의 보수 시스템
- 특수 산술 함수
제어 시스템
- 상태 감지
- 조건부 동작 트리거
레벨 변환
- 다른 게이트와 결합할 때
- 시스템 간 신호 변환
디지털 신호 처리
- 상관관계 감지
- 패턴 매칭 연산

구현 방법

기본 게이트 사용
- Y = (A AND B) OR (NOT A AND NOT B)
- AND, OR, NOT 게이트 필요
XOR 게이트와 인버터
- XOR 게이트의 출력에 인버터 추가
- XOR 게이트를 사용할 수 있을 때 간단한 구현
NAND/NOR 구현
- NAND 또는 NOR 게이트만으로 구축 가능
- NAND 구현: Y = ((A NAND B) NAND (A NAND A)) NAND ((B NAND B) NAND (A NAND B))
집적 회로
- 74xx266: 쿼드 2입력 XNOR 게이트
- 74xx520/521: 8비트 비교기 (XNOR 기능 사용)
트랜지스터 레벨 구현
- CMOS: 상보적 MOSFET 쌍 사용
- TTL: 바이폴라 접합 트랜지스터 사용

회로 구현 (기본 게이트를 사용한 2입력 XNOR)

graph LR
    A[Input A] --> NOT1[NOT Gate]
    B[Input B] --> NOT2[NOT Gate]

    A --> AND1[AND Gate]
    B --> AND1

    NOT1 --> AND2[AND Gate]
    NOT2 --> AND2

    AND1 --> OR[OR Gate]
    AND2 --> OR

    OR --> Y[Output Y]

논리: Y = A·B + Ā·B̄ (입력이 같을 때 HIGH를 출력)

부울 방정식

2입력 XNOR 게이트:

Y = A ⊙ B (⊙는 XNOR 연산을 나타냄)
Y = A·B + Ā·B̄
Y = (A + B̄) · (Ā + B)
Y = (A ⊕ B)' (XOR의 보수)
Y = A ≡ B (논리적 동치)

3입력 XNOR 게이트:

Y = A ⊙ B ⊙ C
Y = (A ⊕ B ⊕ C)'
Y = A·B·C + A·B̄·C̄ + Ā·B·C̄ + Ā·B̄·C

XNOR Gate

XNOR 게이트

개요