1대4 디멀티플렉서
개요
- 목적: 1대4 디멀티플렉서(DEMUX)는 두 개의 선택 라인 값에 따라 단일 입력 신호를 네 개의 가능한 출력 라인 중 하나로 라우팅하는 디지털 회로입니다. 입력 데이터를 선택된 목적지로 전달하는 데이터 분배기로 기능합니다.
- 기호: 1대4 디멀티플렉서는 하나의 데이터 입력(D), 두 개의 선택 입력(S1, S0), 네 개의 데이터 출력(Y0-Y3)이 있는 직사각형 블록으로 표현됩니다.
- DigiSim.io 역할: 디지털 회로에서 기본적인 데이터 분배 구성 요소로, 여러 목적지로의 선택적 신호 라우팅을 가능하게 하며 주소 디코딩 및 데이터 분배 네트워크의 기반을 형성합니다.
기능 설명
논리 동작
1대4 디멀티플렉서는 선택 입력의 이진 값에 따라 단일 입력을 네 개의 출력 중 하나로 전달합니다. 선택 입력은 어떤 출력이 입력 값을 수신할지를 결정하는 2비트 이진수로 작용합니다. 다른 모든 출력은 논리 0으로 유지됩니다.
진리표:
| S1 | S0 | Y0 | Y1 | Y2 | Y3 | Active Output |
|---|---|---|---|---|---|---|
| 0 | 0 | D | 0 | 0 | 0 | Output 0 |
| 0 | 1 | 0 | D | 0 | 0 | Output 1 |
| 1 | 0 | 0 | 0 | D | 0 | Output 2 |
| 1 | 1 | 0 | 0 | 0 | D | Output 3 |
참고: D는 데이터 입력 값이며, 한 번에 하나의 출력만 활성화됩니다.
입력 및 출력
입력:
- D: 선택된 출력으로 라우팅되는 1비트 데이터 입력.
- S1, S0: 어떤 출력이 입력 데이터를 수신할지를 결정하는 두 개의 1비트 선택 입력.
- 일부 구현에는 모든 출력을 비활성화할 수 있는 추가 활성화 입력(EN)이 포함될 수 있습니다.
출력:
- Y0, Y1, Y2, Y3: 네 개의 1비트 데이터 출력으로, 한 번에 하나만 활성화(D와 같음)됩니다.
구성 가능한 매개변수
- 출력 유형: 비활성 출력이 LOW인지 고임피던스인지 여부.
- 활성화 제어: 일부 구현에는 모든 출력을 비활성화할 수 있는 활성화 입력 포함.
- 활성 레벨: 디멀티플렉서가 활성 하이 또는 활성 로우 논리로 동작하는지 여부.
- 전파 지연: 선택 입력 변경 후 출력이 변경되는 데 걸리는 시간.
DigiSim.io에서의 시각적 표현
1대4 디멀티플렉서는 왼쪽에 라벨이 지정된 입력(D, S1, S0)과 오른쪽에 출력(Y0, Y1, Y2, Y3)이 있는 직사각형 블록으로 표시됩니다. 회로에 연결되면 구성 요소는 연결 와이어의 색상 변화를 통해 활성 데이터 경로를 시각적으로 나타내며, 현재 어떤 출력이 입력 값을 수신하도록 선택되었는지 보여줍니다.
교육적 가치
핵심 개념
- 신호 분배: 디지털 시스템이 여러 목적지로 데이터를 선택적으로 라우팅하는 방법을 보여줍니다.
- 이진 디코딩: 디지털 회로에서 이진 값이 신호 경로를 제어하는 방법을 설명합니다.
- 주소 디코딩: 메모리 및 I/O 주소 선택에 사용되는 기본 메커니즘을 보여줍니다.
- 데이터 라우팅: 단일 소스가 여러 가능한 목적지 중 하나에 연결될 수 있는 방법을 제시합니다.
- 조합 논리: 논리 게이트가 데이터 라우팅 기능을 구현하는 방법에 대한 이해를 강화합니다.
학습 목표
- 디지털 시스템이 선택 제어에 따라 신호를 분배하는 방법을 이해합니다.
- 이진 선택 값이 어떤 출력이 입력 데이터를 수신하는지 결정하는 방법을 학습합니다.
- 멀티플렉서와 디멀티플렉서 간의 역관계를 인식합니다.
- 주소 디코더, 데이터 분배 네트워크 및 제어 시스템 설계에 디멀티플렉서 개념을 적용합니다.
- 디멀티플렉서가 제한된 제어 신호를 여러 엔드포인트로 확장하는 방법을 이해합니다.
사용 예시/시나리오
- 주소 디코딩: 주소 비트에 따라 특정 메모리 칩 또는 I/O 장치 선택.
- 데이터 분배: 여러 가능한 목적지 중 하나로 데이터 라우팅.
- I/O 포트 확장: 단일 출력 포트를 확장하여 여러 장치 제어.
- 시분할 디멀티플렉싱: 시분할 멀티플렉싱된 신호를 개별 채널로 분리.
- 제어 신호 라우팅: 연산 코드에 따라 특정 하위 시스템으로 제어 신호 전달.
- 디스플레이 시스템: 멀티플렉싱된 디스플레이에서 개별 자릿수 또는 세그먼트 선택.
기술 참고사항
- 1대4 디멀티플렉서는 기본 논리 게이트(일반적으로 4개의 AND 게이트와 2개의 인버터)를 사용하여 구현할 수 있습니다.
- 또한 2대4 디코더와 AND 게이트를 결합하여 입력 데이터를 게이팅함으로써 구성할 수 있습니다.
- 출력에 대한 부울 표현식:
- Y0 = D · !S1 · !S0
- Y1 = D · !S1 · S0
- Y2 = D · S1 · !S0
- Y3 = D · S1 · S0
- 더 많은 선택 입력을 추가하여 더 큰 디멀티플렉서(1대8, 1대16)를 구축할 수 있습니다.
- 디멀티플렉서와 디코더는 밀접하게 관련되어 있으며, 디멀티플렉서는 활성화 입력이 있는 디코더로 볼 수 있습니다.
- 활성 로우 디멀티플렉서는 선택된 라인에 LOW를, 다른 모든 라인에 HIGH를 출력합니다.
- DigiSim.io에서 디멀티플렉서의 동작은 선택 전환의 적절한 처리를 포함하여 실제 디지털 구성 요소를 시뮬레이션합니다.
특성
- 입력 구성:
- 하나의 데이터 입력(D)
- 4개의 출력 중 선택하기 위한 두 개의 선택 입력(S1, S0)
- 출력 구성:
- 네 개의 출력(Y0, Y1, Y2, Y3)
- 한 번에 하나의 출력만 활성화
- 전파 지연:
- 일반적으로 5-15ns(기술에 따라 다름)
- 선택 변경에서 출력 변경까지의 지연
- 데이터 입력 변경에서 출력 변경까지의 지연
- 소비 전력:
- 낮음에서 중간
- 스위칭 주파수에 따라 증가
- 팬아웃:
- 각 출력은 일반적으로 10-50개의 게이트 구동(기술에 따라 다름)
- 논리 레벨:
- 표준 논리 패밀리와 호환(TTL, CMOS)
- 회로 복잡성:
- 중간(기본 구현에서 4개의 AND 게이트와 2개의 인버터 필요)
- 속도:
- 더 큰 디멀티플렉서(1대8, 1대16)보다 빠름
- 중속 애플리케이션에 적합
- 신호 무결성:
- 출력에서 신호 무결성 유지
- 선택 경로를 통한 신호 저하 없음
구현 방법
- 기본 논리 게이트 사용
- AND 게이트와 인버터를 사용하여 구현
- 각 출력은 선택 라인의 고유한 조합으로 게이팅
graph TB
DataIn[Data Input D] --> AndGate0[AND Gate]
DataIn --> AndGate1[AND Gate]
DataIn --> AndGate2[AND Gate]
DataIn --> AndGate3[AND Gate]
Select0[S0] --> NotGate0[NOT]
Select1[S1] --> NotGate1[NOT]
NotGate0 --> AndGate0
NotGate1 --> AndGate0
Select0 --> AndGate1
NotGate1 --> AndGate1
NotGate0 --> AndGate2
Select1 --> AndGate2
Select0 --> AndGate3
Select1 --> AndGate3
AndGate0 --> OutputY0[Y0 Output]
AndGate1 --> OutputY1[Y1 Output]
AndGate2 --> OutputY2[Y2 Output]
AndGate3 --> OutputY3[Y3 Output]
선택 논리:
- Y0: S1=0, S0=0 (둘 다 반전)
- Y1: S1=0, S0=1
- Y2: S1=1, S0=0
- Y3: S1=1, S0=1
- 입력 게이팅이 있는 디코더 사용
- 2대4 디코더가 선택 신호를 생성
- 각 디코더 출력이 데이터 입력과 AND됨
graph LR
S0[S0] --> DEC[2-to-4 Decoder]
S1[S1] --> DEC
DEC -->|E0| AND0[AND]
DEC -->|E1| AND1[AND]
DEC -->|E2| AND2[AND]
DEC -->|E3| AND3[AND]
D[Data D] --> AND0
D --> AND1
D --> AND2
D --> AND3
AND0 --> Y0[Y0]
AND1 --> Y1[Y1]
AND2 --> Y2[Y2]
AND3 --> Y3[Y3]
동작: 디코더가 S1:S0에 따라 하나의 활성화 라인을 선택하고, AND 게이트가 데이터를 선택된 출력으로 라우팅합니다.
역방향 멀티플렉서 사용
- 멀티플렉서의 모든 입력에 데이터 입력을 연결
- 출력을 3상태 버퍼의 활성화 신호로 사용
집적 회로
- 74xx 시리즈 논리 패밀리에서 사용 가능(예: 74139, 74HC139)
- 종종 단일 패키지에 이중 1대4 디멀티플렉서로 제공
응용
데이터 분배
- 단일 데이터 소스를 여러 목적지로 라우팅
- 통신 시스템에서의 채널 선택
- 통신에서의 시분할 디멀티플렉싱
메모리 시스템
- 메모리 칩 선택을 위한 주소 디코딩
- 다중 뱅크 시스템에서의 메모리 뱅크 선택
- 레지스터 파일에서의 레지스터 선택
디지털 제어 시스템
- 제어 신호 분배
- 마이크로프로세서 시스템에서의 명령 라우팅
- 다중 모드 장치에서의 모드 선택
I/O 포트 확장
- 마이크로컨트롤러의 제한된 I/O 포트 확장
- 직렬-병렬 데이터 변환
- 주변 장치 선택
신호 라우팅
- 특정 하위 시스템으로 클럭 또는 제어 신호 라우팅
- 다중 장치 시스템에서의 버스 제어
- 테스트 장비에서의 신호 분배
디코더 확장
- 더 큰 디코더 생성(예: 3대8, 4대16)
- 더 큰 메모리 시스템에서의 메모리 주소 디코딩
- 복잡한 명령어 세트에서의 명령 디코딩
디스플레이 시스템
- 멀티플렉싱된 디스플레이에서의 자릿수 선택
- LED/LCD 디스플레이 시스템에서의 세그먼트 라우팅
- 소형 디스플레이 매트릭스에서의 픽셀 주소 지정
제한 사항
출력 활성화 제한
- 한 번에 하나의 출력만 활성화
- 여러 출력에 동시에 데이터를 분배할 수 없음
선택 라인 의존성
- 유효한 출력이 제공되기 전에 선택 라인이 안정적이어야 함
- 선택 라인 전환 중 글리치 발생 가능
전파 지연
- 디멀티플렉서를 통한 신호 지연이 고속 시스템의 타이밍에 영향을 줄 수 있음
- 출력 수에 따라 지연이 약간 증가
팬아웃 제한
- 각 출력의 구동 능력이 제한적
- 높은 팬아웃 애플리케이션에는 버퍼가 필요할 수 있음
소비 전력
- 스위칭 주파수에 따라 증가
- 일부 구현에서 비활성 출력도 정적 전력 소비
회로 구현 상세
부울 표현식
1대4 디멀티플렉서는 다음 부울 표현식으로 설명할 수 있습니다:
Y0 = D · !S1 · !S0
Y1 = D · !S1 · S0
Y2 = D · S1 · !S0
Y3 = D · S1 · S0
여기서:
- D는 데이터 입력
- S1, S0은 선택 입력
- Y0, Y1, Y2, Y3은 출력
- "·"는 논리 AND를 나타냄
- "!"는 논리 NOT을 나타냄
구현 분석
게이트 수준 구현에서 각 출력은 선택 라인의 고유한 조합에 의해 활성화됩니다:
- Y0은 S1=0이고 S0=0일 때 활성화
- Y1은 S1=0이고 S0=1일 때 활성화
- Y2는 S1=1이고 S0=0일 때 활성화
- Y3은 S1=1이고 S0=1일 때 활성화
관련 구성 요소
- 1대2 디멀티플렉서: 하나의 선택 라인과 두 개의 출력을 가진 더 간단한 버전
- 1대8 디멀티플렉서: 세 개의 선택 라인과 여덟 개의 출력을 가진 확장 버전
- 1대16 디멀티플렉서: 네 개의 선택 라인과 열여섯 개의 출력을 가진 더 큰 버전
- 4대1 멀티플렉서: 역방향 연산을 수행하여 여러 입력 중 하나를 선택
- 2대4 디코더: 이진 입력에 따라 여러 출력 중 하나를 활성화하는 유사한 구성 요소
- 인코더: 디코더의 역방향 연산 수행
- 버스 드라이버: 버스 지향 시스템에서 디멀티플렉서와 함께 결합되는 경우가 많음
- 3상태 버퍼: 공유 버스 애플리케이션을 위한 디멀티플렉서 구현에 사용
